home *** CD-ROM | disk | FTP | other *** search
/ Aminet 48 / Aminet 48 (2002)(GTI - Schatztruhe)[!][Apr 2002].iso / Aminet / util / boot / MuRedox.lha / MuRedox / EnvArc / MMU-Configuration.P5 < prev    next >
Encoding:
Text File  |  2001-04-16  |  6.0 KB  |  152 lines
  1. ;*************************************************************************
  2. ;** MMU Configuration file                        **    
  3. ;**                                    **
  4. ;** this file is read on startup by the mmu.library and used to modify    **
  5. ;** the pre-calculated or scanned MMU table                **
  6. ;**                                    **
  7. ;** © 1999-2000 THOR Software, Thomas Richter                **
  8. ;*************************************************************************
  9.  
  10.  
  11. ; the current version of the MMU library knows six commands that can
  12. ; be used in this file: 
  13. ; CLEARTTX clears all or parts of the transparent translation registers
  14. ; ADDMEM   adds memory to the exec free list pool. BE WARNED, this command
  15. ;       does NOT modify the MMU tables, this must be done by yourself
  16. ; SETCACHEMODE    defines the MMU tables.
  17. ; DESCRIPTORCACHEINHIBIT defines whether the data cache should be disabled
  18. ;          for the MMU descriptors. It's usually OFF meaning the cache will 
  19. ;       remain enabled. This is fine for the mmu.library, but certain 
  20. ;       hacks might require a ON argument here. Note that this means more 
  21. ;       work for the library.
  22. ; FOR       executes a command only for a specific hardware expansion which is
  23. ;       given by the manufacturer and product ID.
  24. ; CLEARMMU overrides the MMU configuration found by the library for selected
  25. ;       parts of the configuration.
  26. ;
  27. ; All other commands are currently "external". The library will scan for
  28. ; these commands in "LIBS:mmu" and execute them on startup. These *are not*
  29. ; standard shell commands. They cannot be run from the shell, and shell
  30. ; commands cannot be started from this file.
  31. ;
  32.  
  33.  
  34. ClearTTx    ;ignore all TTX registers if any. We don't need them.
  35.         ;this will speed up the system for some machines.
  36.  
  37. ; Remove the semicolon in the line below if you have to live with other MMU
  38. ; hacks that expect the MMU descriptors in non-cacheable memory. This is by
  39. ; default OFF, i.e. descriptors will be cachable.
  40. ; The library will work fine and will take all precautions for descriptors
  41. ; in the cache, but some third-party hacks might not.
  42.  
  43. ;DescriptorCacheInhibit ON
  44.  
  45.  
  46. ; Remove the semicolon in the two lines below in case you encounter hangs or
  47. ; crashes with Zorro-II 16-Bit memory. It will disable caching for the Z-II
  48. ; area. Clearly, this is slower, but it will work, at least.
  49.  
  50. ;SetCacheMode from 0x00200000 size 0x00800000 CacheInhibit NonSerial Imprecise
  51. ;ClearMMU Expansion
  52.  
  53. ; The following lines are strictly speaking not necessary.
  54. ; They will change and optimize the caching mode for graphics boards,
  55. ; but it will also work without them.
  56. ;
  57. ; The Picasso96 software will also optimize the MMU caching mode itself
  58. ; and therefore makes the following completely superfluous. 
  59. ; CyberGraphics does not take these steps and might profit from the
  60. ; following.
  61. ;
  62. ; To speedup booting, you may remove all the lines of the boards 
  63. ; you do not own.
  64. ;
  65.  
  66.  
  67. ; Altais
  68. For 18260 19    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  69.  
  70. ;Retina Z3
  71. For 18260 16 Z3    SetCacheMode {base+0x00c00000}    0x00400000    CacheInhibit NonSerial Imprecise
  72.  
  73. ;Merlin
  74. For 2117 3    SetCacheMode {base+0x00c00000}    0x00200000    CacheInhibit NonSerial Imprecise
  75.  
  76. ;oMniBus, Size > 0x00100000
  77. For 2181 0 BIG    SetCacheMode {base+0x00c00000}    0x00200000    CacheInhibit NonSerial Imprecise
  78.  
  79. ;Graffity Z2
  80. For 2092 33 Z2    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  81.  
  82. ;Graffity Z3
  83. For 2092 33 Z3    SetCacheMode {base+0x00c00000}    0x00200000    CacheInhibit NonSerial Imprecise
  84.  
  85. ;Domino
  86. For 2167 1 Z2    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  87.  
  88. ;PicassoII
  89. For 2167 11    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  90.  
  91. ;GVP Spectrum
  92. For 2193 1    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  93.  
  94. ;Piccolo
  95. For 2195 5    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  96.  
  97. ;Piccolo-SD64 Z2
  98. For 2195 10 Z2    SetCacheMode {base}        {size}        CacheInhibit NonSerial Imprecise
  99.  
  100. ;Piccolo-SD64 Z3
  101. For 2195 10 Z3    SetCacheMode {base}        0x00400000    CacheInhibit NonSerial Imprecise
  102.  
  103. ;Cybervision Z3
  104. For 8512 34 Z3    SetCacheMode {base}        {size}         Blank IOSpace
  105. For 8512 34 Z3    SetCacheMode {base}        0x01400000    Valid IOSpace CacheInhibit
  106. For 8512 34 Z3    SetCacheMode {base+0x01400000}    0x00c00000    Valid IOSpace CacheInhibit NonSerial Imprecise
  107. For 8512 34 Z3    SetCacheMode {base+0x02000000}    0x02000000    Valid IOSpace CacheInhibit
  108.  
  109. ;CyberVision 3D
  110. For 8512 67    SetCacheMode {base}         {size}        Blank IOSpace
  111. For 8512 67 Z2    SetCacheMode {base}        0x00380000    Valid IOSpace CacheInhibit NonSerial Imprecise
  112. For 8512 67 Z2    SetCacheMode {base+0x00380000}    0x00080000    Valid IOSpace CacheInhibit
  113. For 8512 67 Z3    SetCacheMode {base+0x04000000}    0x01000000    Valid IOSpace CacheInhibit NonSerial Imprecise
  114. For 8512 67 Z3    SetCacheMode {base+0x05000000}    0x00010000    Valid IOSpace CacheInhibit
  115. For 8512 67 Z3    SetCacheMode {base+0x05800000}    0x00008000    Valid IOSpace CacheInhibit
  116. For 8512 67 Z3    SetCacheMode {base+0x07000000}    0x00008000    Valid IOSpace CacheInhibit
  117. For 8512 67 Z3    SetCacheMode {base+0x08000000}    0x00001000    Valid IOSpace CacheInhibit
  118. For 8512 67 Z3    SetCacheMode {base+0x0c000000}    0x00010000    Valid IOSpace CacheInhibit
  119. For 8512 67 Z3    SetCacheMode {base+0x0c0e0000}    0x00001000    Valid IOSpace CacheInhibit
  120.  
  121. ;Rainbow III
  122. For 2145 33    SetCacheMode {base}        {size}        Blank IOSpace
  123. For 2145 33    SetCacheMode {base}        0x00400000    Valid IOSpace CacheInhibit
  124.  
  125. ;MK-III SCSI Hostadapter
  126. For 8512 100    SetCacheMode {base}        {size}        Valid IOSpace CacheInhibit
  127.  
  128. ;Blizzard PPC SCSI Hostadapter
  129. For 8512 110    SetCacheMode {base}        {size}        Valid IOSpace CacheInhibit
  130.  
  131. ;
  132. ; The following define areas for the CBM bridgeboards. These boards
  133. ; actually do not need the caching mode setup indicated below, but
  134. ; the buggy 32.xx and 33.xx janus.library and tools will.
  135. ; Therefore, remove the comments below if you *must* run these buggy
  136. ; versions.
  137. ;
  138.  
  139. ;A2088 Bridgeboard
  140. ;For 513 1    SetCacheMode 0x00e00000     0x00180000    Valid IoSpace CacheInhibit
  141.  
  142. ;A2286 Bridgeboard
  143. ;For 513 2    SetCacheMode 0x00e00000     0x00180000    Valid IoSpace CacheInhibit
  144.  
  145. ;A2386 Bridgeboard
  146. ;For 513 103    SetCacheMode 0x00e00000        0x00180000    Valid IoSpace CacheInhibit
  147.  
  148. ; now execute the P5Init command in LIBS:mmu to run the P5 wierdos
  149. P5Init
  150.  
  151. ; that's all folks!
  152.